1、负责高速数字接口核心算法战略与全生命周期负责。主导公司高速数字接口测试领域核心算法的发展战略与技术路线图制定，确保其技术领先性和对产品竞争力的支撑作用；深度参与产品定义，将客户需求、行业标准和前沿技术转化为可量化、可测试的算法需求，确保算法设计直指产品核心价值；主导关键测试算法的架构设计、核心模块开发和性能优化等；负责核心算法的知识产权布局。
2、负责先进算法研究与创新驱动。前瞻性研究下一代高速接口（如 PCIe 7.0+, 448G SerDes等）的测试挑战，主导创新性测试算法和解决方案的研究与原型验证。跟踪学术界和工业界最新进展，评估其引入团队或产品的可行性，保持技术敏锐度。
3、跨领域协作：作为核心算法领域的接口人，与系统、校准团队紧密合作，理解其设计挑战，提供早期算法仿真支持，并将测试结果转化为设计改进建议。与系统架构和硬件团队协作，确保测试算法与系统级设计、硬件平台能力的有效协同；向管理层和产品团队清晰阐述核心算法的价值、技术难点、进展和风险。

1、教育背景：硕士及以上学位优先，专业为电气工程、电子工程、通信工程、计算机工程、应用数学或物理等。
2、工作经验：8年以上在高速数字接口测试、信号完整性分析、半导体测试或相关领域的深度工作经验；3年以上在技术领导角色的经验，成功领导或作为核心骨干负责过复杂算法项目从概念到落地的全过程。有培养和提升团队成员技术能力的成功经验。
3、核心专业技能：
1）顶尖的信号完整性专家： 精通高速数字系统设计原理、传输线理论、S参数、抖动噪声分析、均衡技术、电源完整性基础及其对SI的影响、信道建模与仿真概念。
2）卓越的算法设计与实现能力：精通数字信号处理、统计信号处理、数值分析、优化算法、概率论与随机过程；极强的数学建模能力，能将复杂的物理问题转化为高效的数学模型和算法。
3）深入掌握高速接口标准： 精通至少两种主流高速接口标准（如PCIe, DDR, USB, Ethernet等）的物理层和测试规范细节。
4、综合素质：
具备优秀的技术领导力和系统性思维，指导团队攻坚克难；良好的沟通协作能力，与客户高效沟通，与周边团队深度协作。